


METHOD OF MOUNTING SEMICONDUCTOR INTEGRATED CIRCUIT ELEMENT

Patent number: JP63287026
Publication date: 1988-11-24
Inventor: SAKUMA KUNIO
Applicant: SEIKO EPSON CORP
Classification:
- international: H01L21/60
- european:
Application number: JP19870121710 19870519
Priority number(s): JP19870121710 19870519

Abstract of JP63287026

PURPOSE: To omit bumps on an IC chip, by overlapping a resin film including conductive particles on a conductor pattern, compressing and heating the film with a needle shaped tool, and transferring a conductive projection.

CONSTITUTION: Ni and Au are plated on Cu on a conductor pattern 2 of a circuit board 1. A thermal transfer film 3 made of a polyester resin including Ni particles is overlapped. A heated transfer pin 6 made of Ni alloy is pushed to the film 3 at a pad position at the end part of the conductor pattern 2. The resin is melted and a resin projection 5 is formed at a pad part. Then, an epoxy based insulating bonding agent 7 is applied so as to cover all the resin projections. The active surface side of an IC chip is made to face the circuit board and aligned. Pressure is applied and an Al pad 9 and the resin projections are brought into contact. The device is heated and the bonding agent is hardened; thus the device is completed.



⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑫ 公開特許公報(A) 昭63-287026

⑬ Int.Cl.⁴

識別記号

庁内整理番号

⑭ 公開 昭和63年(1988)11月24日

H 01 L 21/60

6918-5F

審査請求 未請求 発明の数 1 (全3頁)

⑮ 発明の名称 半導体集積回路素子実装方法

⑯ 特 願 昭62-121710

⑰ 出 願 昭62(1987)5月19日

⑱ 発 明 者 佐 久 間 國 雄 長野県諏訪市大和3丁目3番5号 セイコーエプソン株式会社内

⑲ 出 願 人 セイコーエプソン株式会社 東京都新宿区西新宿2丁目4番1号

⑳ 代 理 人 弁理士 最 上 務 外1名

明 細 書

1. 発明の名称

半導体集積回路素子実装方法

2. 特許請求の範囲

(I) 半導体集積回路素子と回路基板との接合時において、次の工程を特徴とする半導体集積回路素子実装方法。

(a) 回路基板の導体パターン上に、導電粒子を含有した樹脂フィルムを重ね合わせる工程。

(b) 次に、前記樹脂フィルムの上から、針状のソールにて、前記回路基板の패드部に相当するところの樹脂フィルム位置を加圧・加熱することにより、回路基板の패드部に、導電粒子を含有した樹脂塊の突起を熱転写する工程。

(c) 次に、前記樹脂フィルムの非転写部を除去する工程。

(d) 次に、前記導体パターン上に絶縁性接着剤を塗布する工程。

(e) 次に、前記回路基板の패드部突起と、半導体集積回路素子のアルミパッドとを、対向させ位置合わせし、重ね合わせ、接触させる工程。

(f) 次に、前記回路基板と半導体集積回路素子との間の接着剤を硬化させることにより、回路基板の突起と、半導体集積回路素子のアルミパッドとを接触導通させつつ固定する工程。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、アルミパッドの半導体集積回路素子(以下ICチップと呼ぶ)と回路基板との接合方法に関する。

(従来の技術)

従来のICチップの実装方法は、その一例を図2図に示すように、パンプ11を有するパンプ付

きICチップ10を用い、回路基板1上に導体パターン2が形成された回路基板に対して、パンプ11と基板のパッド4が重なり合うように位置合わせを行ない、次にリフロー炉に通すことにより、パンプ11を加熱溶解させて、パッド4と接合させていた。

(発明が解決しようとする問題点)

しかし、前述の従来技術では、ICチップにパンプが必要なため、高価であること、及び供給メーカーが少ないため入手が困難であるという問題点を有する。

そこで本発明はこのような問題点を解決するものであり、その目的とするところは、低コストで高密度実装が可能なICチップの実装方法を提供するところにある。

(問題点を解決するための手段)

本発明の半導体集積回路素子実装方法は、半導体集積回路素子と回路基板との接合時において、次の工程を特徴とする。

(a) 回路基板の導体パターン上に、導電

粒子を含有した樹脂フィルムを重ね合わせる工程。

(b) 次に、前記樹脂フィルムの上から、針状のツールにて、前記回路基板のパッド部に相当するところの樹脂フィルム位置を加圧・加熱することにより、回路基板のパッド部に、導電粒子を含有した樹脂塊の突起を熱転写する工程。

(c) 次に、前記樹脂フィルムの非転写部を除去する工程。

(d) 次に、前記導体パターン上に絶縁性接着剤を塗布する工程。

(e) 次に、前記の回路基板のパッド部突起と、半導体集積回路素子のアルミパッドとを、対向させ位置合わせし、重ね合わせ、接触させる工程。

(f) 次に、前記回路基板と半導体集積回路素子との間の接着剤を硬化させることにより、回路基板の突起と、半導体集積回路素子のアルミパッドとを接触導通させつつ

固定する工程。

(作用)

本発明の上記の工程によれば、回路基板側に導電性の突起を容易に形成できるため、ICチップとしては、パンプを必要としなくなる。

(実施例)

第1図は本発明の実施例における工程図であって、まず第1図(a)に示すように、回路基板1上に形成された導体パターン2の上に、導電粒子を含んだ樹脂により成り立った熱転写フィルム3を重ね合わせる。この熱転写フィルム3は、厚みが5~20μmであり、ニッケルの導電粒子を含んだポリエステル系樹脂である。また、回路基板1はガラスエポキシ基材で構成され、導体パターン2は銅上へニッケル及び金メッキを施している。

次に、第1図(b)に示すように、加熱した転写ピン6を、導体パターン2の端部の導体パッド部4上に位置した熱転写フィルム3に押しつけ、その熱により、熱転写フィルム3の樹脂を溶解させ、導体パッド部へ付着させることにより、樹脂

突起5を導体パッド部へ形成する。この転写ピンはニッケル合金製であり、先端の直径が約100μmであり、ヒーターにより、150~200℃に加熱されており、熱圧着時間は約0.3secであり、加圧力は約50gである。またこの転写ピン6は、XYZ軸方向の設定した位置へ可動できる機構により支持されており、繰り返し動作により、ICチップのアルミパッド位置に対応した複数の導体パッド部へ、樹脂突起を形成できる。

次に、第1図(c)に示すように、熱転写フィルム3の非転写部を分離移動させる。

次に、第1図(d)に示すように、全ての樹脂突起部をおおうように、絶縁性接着剤7を塗布する。この接着剤7はエポキシ系である。

次に、第1図(e)に示すように、ICチップ8の能動面側を回路基板に対向させ、ICチップ8のアルミパッド9と、樹脂突起5とを位置合わせし、ICチップの裏面を加圧することにより、アルミパッド9と樹脂突起5とを互いに接触させる。この時の加圧力は約5kgである。

次に第1図(f)に示すように、ICチップを加圧しつつ、ICチップと回路基板の間に存在する接着剤を加熱により硬化させることにより、ICチップ8のアルミパッド9と、回路基板の樹脂突起5とが接触した状態にて固定され、電気的に導通させることが出来、接合が完了する。この時の加熱温度は150～250℃である。

(発明の効果)

以上に述べたように、本発明によれば、転写ピンを用いて、導電粒子を含んだ樹脂フィルムから、回路基板の導体パッド部に、導電性樹脂突起を熱転写し、次にその突起とICチップのアルミパッドとを接触させた状態にて絶縁性接着剤にて固定して、電気的接続をとったことにより、ICチップに高価でかつ入手困難なパンプを必要としないという非常な効果を有する。

4. 図面の簡単な説明


第1図(a)～(f)は本発明の半導体集積回路素子実装方法の一実施例を示す主要工程図。

第2図(a)(b)は従来の半導体集積回路素子実装方法を示す主要工程図。


- 1…回路基板
- 2…導体パターン
- 3…熱転写フィルム
- 4…導体パッド部
- 5…樹脂突起
- 6…転写ピン
- 7…接着剤
- 8…ICチップ
- 9…アルミパッド
- 10…パンプ付きICチップ
- 11…パンプ

以上

出願人 セイコーエプソン株式会社
代理人 弁理士 最上 務 他1名



第1図



第2図